xilinx rapidio ip核如何仿真

2020-01-27 12:32发布

最近在做两块FPGA进行通信工作,用rapidio去实现,在ise13.4中生成ip后,如何进行仿真,或者chipscope逻辑分析,请大家多多指教。
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
19条回答
xiao6666
1楼-- · 2020-01-29 07:55
 精彩回答 2  元偷偷看……
yangjia880313
2楼-- · 2020-01-29 11:14
请问您做过rapidIO吗?能帮忙指导一下吗?刚刚开始做,不太懂这个!
chencsw
3楼-- · 2020-01-29 11:19
在生成 rapidIO core的文件夹内有sim用的目录,里面有tb
你要修改tb里面的激励。
在仿真中加入TB  SRC 即可
工具用modelsim VCS 。。。。都可以
GoldSunMonkey
4楼-- · 2020-01-29 17:02
请问您做过rapidIO吗?能帮忙指导一下吗?刚刚开始做,不太懂这个!
yangjia880313 发表于 2012-10-15 15:53
对于IP核有什么不懂的?
你有那么多文件,我也同样那么多,自己摸索一下就可以了。
而且xiao6666说的已经很好了
GoldSunMonkey
5楼-- · 2020-01-29 18:23
在生成 rapidIO core的文件夹内有sim用的目录,里面有tb
你要修改tb里面的激励。
在仿真中加入TB  SRC 即可
工具用modelsim VCS 。。。。都可以
chencsw 发表于 2012-10-17 19:45
是的,这个还是比较简单的
yangjia880313
6楼-- · 2020-01-29 18:47
 精彩回答 2  元偷偷看……

一周热门 更多>