Xilinx RapidIO ip核端口不能初始化

2020-01-27 12:34发布

我用ise产生了rapidio的核,然后做功能仿真没有问题,我把自己的逻辑与核结合起来后做功能仿真,却发现端口不能初始化了,具体情况是port_initialized变成了不定值。求帮忙!!
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
16条回答
ldcxsp
1楼-- · 2020-01-27 13:41
请问一下,您是怎么把RapidIO Ip核放入新工程的?
是把example_design放到新工程,然后添加srio 5.6吗?
hzywlx
2楼-- · 2020-01-27 18:48
ldcxsp 发表于 2013-5-7 10:04
请问一下,您是怎么把RapidIO Ip核放入新工程的?
是把example_design放到新工程,然后添加srio 5.6吗? ...

是的。
ldcxsp
3楼-- · 2020-01-28 00:26
1 新建工程
2 通过newsource添加srio v5.6
3 把example_design所有文件考到工程通过addsource添加,每个文件都要添加吗?
hzywlx
4楼-- · 2020-01-28 02:27
ldcxsp 发表于 2013-5-7 11:14
1 新建工程
2 通过newsource添加srio v5.6
3 把example_design所有文件考到工程通过addsource添加,每个文 ...

是啊,只要保证example_design_top下的所有模块都能识别就可以了。
ldcxsp
5楼-- · 2020-01-28 05:21
 精彩回答 2  元偷偷看……
ldcxsp
6楼-- · 2020-01-28 09:05
ldcxsp 发表于 2013-5-7 13:16
srio_v5_6_top.v 是指这个吗

我试了好几次都不行,能否发一个你的?

一周热门 更多>