FPGA

利用CPLD开发板设计一个智能数字钟

2020-01-27 12:51发布

站内问答 / FPGA
15431 2 2
本帖最后由 GLL92 于 2019-8-31 18:16 编辑

利用CPLD开发板设计一个智能数字钟
此部分内容已被设置为付费内容，您可以在支付 10 元 人民币后浏览本楼层全部付费内容。点击购买

01.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
zhangmangui
1楼-- · 2020-01-27 14:24
想知道时钟稳定度怎么样   

一周热门 更多>