DVB-ASI接收异常

2020-01-27 13:05发布

11006 3

我用的是XILINX的XAPP1015这个参考设计（spartan 6），收发都是用的FPGA，发现接收端得到的信号脉冲宽度有差异，大概在+-两三个脉冲，请问这是为什么？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

2条回答

1楼-- · 2020-01-27 16:42

精彩回答 2 元偷偷看……

2楼-- · 2020-01-27 19:57

比如TX端的8BIT信号中bit0上发送一个1MHZ的方波信号，RX端输出这个信号，发现信号周期没有发生变化，但占空比在不断变化

，低电平最短时间为450ns