FPGA

请问这是verilog的什么语法

2020-01-27 13:45发布

站内问答 / FPGA
6046 4 4
329005cdcd09be78c3.png 划红线的那里，其它地方也没有用到ce_output.



友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
3条回答
ahhhhh
1楼-- · 2020-01-27 19:34
ahhhhh
2楼-- · 2020-01-27 22:23
 精彩回答 2  元偷偷看……
wangpingzhuce
3楼-- · 2020-01-28 00:24
就是给这个always取个名。

一周热门 更多>