分享FPGA经验(连载)

2020-01-30 16:51发布

想开个连载的帖子,分享这么多年积累的FPGA开发经验,包括项目的开发流程,开发过得接口,开发经历,以及经验积累方面的。
不知道大家觉得如何?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
19条回答
wangzeyue
1楼-- · 2020-02-01 04:29
好贴,顶起
raoxianbin
2楼-- · 2020-02-01 09:23
坐等更新啊  楼主
andous
3楼-- · 2020-02-01 15:06
ifpga 发表于 2014-1-22 16:13
不懂C,学FPGA最好
C用的时间太长了
学起FPGA反而麻烦

言之有理,FPGA主要是学会硬件思想,FPGA语句基本上是并行操作。在加上C语言的描述。至于说学好确实要磨练,靠几节课堂学习是不行的
andous
4楼-- · 2020-02-01 18:15
说说wire 和reg的区别
    我们可以说reg相当于存储单元,wire相当于物理连线,但是新学FPGA的会问,存储单元是什么,其实说白了就是D触发器,有人问D触发器是什么,我晕,兄弟,学习数电的时候是不是一直在睡觉,有木有啊!
如果还是搞不明白,那你可以这么认为,wire相当于物理连线,就当与铜丝,PCB板子的走线,reg相当于芯片。wire走线延时小,几乎可以忽略不计。reg一个时钟的延时,这样就够了。
    赋值:
    wire对应的是assign,always,reg对应的always或者initial。
    例如:
    assign a = b ;把b点和a点相连接
    always @(b)
    a =b ;
       表示变化出发
      always @(posedge clk)
    a<=b ;
       把b线经过一级D触发器给a
      可以看出
这时:
1、wire型的变量综合出来一般是一根导线;
2、reg变量在always块中有两种情况:
(1)、always后的敏感表中是b 形式的,也就是不带时钟边沿的,综合出来还是组合逻辑
(2)、always后的敏感表中是(posedge clk)形式的,也就是带边沿的,综合出来一般是时序逻辑,会包含触发器(Flip-Flop)

FPGA用的所有的信号赋值都是wire 和 reg ;
学会了这两个也就掌握了FPGA的基本
  
漂流的船儿
5楼-- · 2020-02-01 21:29
 精彩回答 2  元偷偷看……
bosenliu
6楼-- · 2020-02-01 22:49
affrong 发表于 2014-1-22 13:33
楼主我C也不会啊 搞FPGA 既要懂软件又要会硬件,真的挺难得!

我也不懂c,现在照样在做fpga。

一周热门 更多>