最近在做AD采集，ADC芯片是AD9613，最高250MSPS采样率，FPGA读取采样数据，通过chipscope观察采集数据，发现1M时可以很明显看到采集正弦波形，频率发到40MHZ以上，采集波形变得很杂乱， 感觉是前级输入电路衰减太大，前级用的是300MHZ的运放做射极跟随器输入，然后单端输入到AD。本身AD是有差分输入接口的，差分负端接地了，现在不知道AD到底哪块出问题了，请教下大神些。F:FPGA_study123.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 wrhwlj 的问题《ADC采集 频率高了看不到波形》','https://www.xiaopingtou.net/q-166089.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
目前在考虑，只是采样率较高，换的话周期较长，根本原因还是不清楚
找窗就是采样率么？没太懂
就是让时钟偏移 去采集数据最稳定的地方
这个一般在高速接口中必须处理
网上找找资料
OK，谢谢
一周热门 更多>