为啥俺的DS1302一天要慢4S

2020-02-02 09:20发布

2012-11-19_172934.png (38.33 KB, 下载次数: 1) 下载附件 2012-11-19 17:30 上传
电路图如上所示,测了下这个DS1302一天要慢4S,两条慢了8S,三天慢了11S,咋回事啊?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
25条回答
gentlerain
1楼-- · 2020-02-03 13:18

图中CI,C2这两个电容就叫晶振的负载电容,分别接在晶振的两个脚上和对地的电容,一般在几十皮法。它会影响到晶振的谐振频率和输出幅度,一般订购晶振时候供货方会问你负载电容是多少。

常规的负载电容20pF,负载电容就是32pF比较匹配

晶振的负载电容公式=[(Cd*Cg)/(Cd+Cg)]+Cic+△C

式中Cd,Cg为分别接在晶振的两个脚上和对地的电容,Cic(集成电路内部电容)+△C(PCB上电容)经验值为3至5pf。因此,晶振的数据表中规定12pF的有效负载电容要求在每个引脚XIN 与 XOUT上具有22pF(2 * 12pF = 24pF = 22pF + 2pF 寄生电容)。两边电容为Cg,Cd,负载电容为Cl,   cl=cg*cd/(cg+cd)+a

就是说负载电容15pf的话,两边两个接27pf的差不多了,

各种逻辑芯片的晶振引脚可以等效为电容三点式振荡器。晶振引脚的内部通常是一个反相器, 或者是奇数个反相器串联。在晶振输出引脚 XO 和晶振输入引脚 XI 之间用一个电阻连接, 对于 CMOS 芯片通常是数 M 到数十M 欧之间. 很多芯片的引脚内部已经包含了这个电阻, 引脚外部就不用接了。这个电阻是为了使反相器在振荡初始时处于线性状态, 反相器就如同一个有很大增益的放大器, 以便于起振. 石英晶体也连接在晶振引脚的输入和输出之间, 等效为一个并联谐振回路, 振荡频率应该是石英晶体的并联谐振频率. 晶体旁边的两个电容接地, 实际上就是电容三点式电路的分压电容, 接地点就是分压点. 以接地点即分压点为参考点, 振荡引脚的输入和输出是反相的, 但从并联谐振回路即石英晶体两端来看, 形成一个正反馈以保证电路持续振荡. 在芯片设计时, 这两个电容就已经形成了, 一般是两个的容量相等, 容量大小依工艺和版图而不同, 但终归是比较小, 不一定适合很宽的频率范围. 外接时大约是数 PF 到数十 PF, 依频率和石英晶体的特性而定. 需要注意的是: 这两个电容串联的值是并联在谐振回路上的, 会影响振荡频率. 当两个电容量相等时, 反馈系数是 0.5, 一般是可以满足振荡条件的, 但如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量. . 一般芯片的 Data sheet 上会有说明。

另:

1.匹配电容-----负载电容是指晶振要正常震荡所需要的电容。一般外接电容,是为了使晶振两端的等效电容等于或接近负载电容。要求高的场合还要考虑ic输入端的对地电容。一般晶振两端所接电容是所要求的负载电容的两倍。这样并联起来就接近负载电容了。

2.负载电容是指在电路中跨接晶体两端的总的外界有效电容。他是一个测试条件,也是一个使用条件。应用时一般在给出负载电容值附近调整可以得到精确频率。此电容的大小主要影响负载谐振频率和等效负载谐振电阻。

3.一般情况下,增大负载电容会使振荡频率下降,而减小负载电容会使振荡频率升高

4.负载电容是指晶振的两条引线连接IC块内部及外部所有有效电容之和,可看作晶振片在电路中串接电容。负载频率不同决定振荡器的振荡频率不同。标称频率相同的晶振,负载电容不一定相同。因为石英晶体振荡器有两个谐振频率,一个是串联揩振晶振的低负载电容晶振:另一个为并联揩振晶振的高负载电容晶振。所以,标称频率相同的晶振互换时还必须要求负载电容一至,不能冒然互换,否则会造成电器工作不正常。
laujc
2楼-- · 2020-02-03 14:59
LS牛人                                
饭桶
3楼-- · 2020-02-03 20:35
晶体两端加15pF电容,保你在1S内
liangws201
4楼-- · 2020-02-03 22:07
饭桶 发表于 2012-11-19 21:43
晶体两端加15pF电容,保你在1S内

也不行吧,接15p的晶振、。
zhdo1983
5楼-- · 2020-02-04 03:51
 精彩回答 2  元偷偷看……
876192514
6楼-- · 2020-02-04 05:53
晶振的事情 找不到好晶振 就在程序中做24小时误差校正把

一周热门 更多>