2020-02-02 10:02发布
liguangyu678 发表于 2019-4-18 17:32 分配好合适基地址后，连接nios2的data_master上，通过IORW函数写基地址，配对应寄存器 ...
yym86202 发表于 2019-4-19 08:17 我的意思是nios生成的mcu核与外围逻辑电路怎么数据交换，就是在fpga原理图中外面逻辑电路怎么与nios生成 ...
liguangyu678 发表于 2019-4-19 09:00 直接连FPGA的PIN脚啊 nios是使用的FPGA的内部资源 类似IP核的使用而已
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 yym86202 的问题《nios数据传输问题》','https://www.xiaopingtou.net/q-166796.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
我的意思是nios生成的mcu核与外围逻辑电路怎么数据交换，就是在fpga原理图中外面逻辑电路怎么与nios生成的mcu连线，除了clk和reset外还得有数据线吧？我现在想用fpga做脉冲累加计数，然后用nios生成的mcu把数据发送出去~~~现在没搞明白外面的累加数据怎么送到nios生成的mcu中，恳请大神指点，谢谢~~~
直接连FPGA的PIN脚啊 nios是使用的FPGA的内部资源 类似IP核的使用而已
看来我的表述还是有问题，譬如pll的clock输出与nios的clock输入可以直接通过连线相连接，然后我用verliog写了一个脉冲计数的模块，得到了一组数据AD[15:0]，我就想怎么把这组数据送到nios里面去处理，这些都是在altera芯片内部交换，并不涉及到片子的管脚
一周热门 更多>