在对DDR3控制器的用户接口仿真时,通过给的例子可以看出在init_calib_complete被拉高之前,app_en、app_wdf_end、app_addr等用户接口输入信号均是保持在高电平或者低电平,而输出端ddr3_cs_n,ddr3_ras_n等输出信号却能够发送刷新,激活等命令。
然后我又自己写了一个测试激励,把用户接口的输入信号设置为与例子同样的逻辑电平,为什么总是在仿真到1000ns的时候就断了,不往下仿真了?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
你还 ,你在利用写Testbench进行用户接口仿真时,是直接在ISE里面调用的Modelsim,还是自己写do文件,然后通过在Modelsim里面调用do文件进行的仿真,我现在认为可能是我在写完testbench进行仿真时的方法可能有问题?
example_design也是有sim文件的,直接调来仿真便是
你好 我现在已经利用在Modelsim上通过调用sim文件里面的do文件仿真出了控制器的所有波形,现在我想对控制器的APP接口写testbench,初始有一段时间APP接口的时序是不变的,控制器自己向输出接口发送命令,不知道为什么我在对APP接口初始化之后,控制器并不向输出端口发送命令
这个我就不清楚了,我不是做设计的
modelsim提示finish的时候,选择否。要不然就退出了。
如果你要自己做设计,肯定不能把example design的东西拿过来直接用,那里面有一些代码是不可综合的。
一周热门 更多>