FPGA

ISE问题求助

2020-02-02 10:38发布

站内问答 / FPGA
5562 2 2
This design contains a global buffer instance,
   <pll_inst/clkout3_buf>, driving the net, <po_sdram_clk_OBUF>, that is driving
   the following (first 30) non-clock load pins off chip.
图中的错误怎么解决啊
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
daba0uo
1楼-- · 2020-02-02 16:11
 精彩回答 2  元偷偷看……

一周热门 更多>