FPGA

ISE原理图命名问题

2020-02-02 11:19发布

站内问答 / FPGA
7647 1 1
本帖最后由 辛格威尔 于 2017-11-23 13:44 编辑

关于ISE自动生成的原理图元件命名，我的代码是Xpower[1 dwonto 0] <= X1[1 downto 0] + X2[1 downto 0] + X3[1 downto 0];ISE生成的原理图见下面，
然后这些LUT比如Madd_X1[1]_X3[1]_add_1_OUT_lut<0>11的命名规则是什么呢，或者哪里可以查到这些规则？　
谢谢各位！


发送
 看不清?
0条回答

一周热门 更多>