他是说data_read_local_n产生了latch。警告提示是这样的：“Warning (10240): Verilog HDL Always Construct warning at SDA_Generate.v(203): inferring latch(es) for variable "data_read_local_n", which holds its previous value in one or more paths through the always construct.”
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 CWBBest 的问题《这个latch我怎么也看不出来怎么产生的》','https://www.xiaopingtou.net/q-166998.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
问题可能不在这里，在你没贴出来的地方。
那您知道除了：if没写完整，case没写全，变量没有在所有情况下都给予了赋值，这些之外还有哪些情况会产生latch呀？
一周热门 更多>