FPGA控制AD7606的时钟问题

2020-02-02 11:46发布

10020 3

请问各位大神，用FPGA控制AD7606，时钟上有没有一个范围（最高最低时钟频率），能不能实现通过上位机发的指令选择AD7606_module的时钟，从而实现AD7606高采样率和低采样率的切换？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

2条回答

1楼-- · 2020-02-02 16:23

可以

2楼-- · 2020-02-02 21:41

FPGA控制外设，特别是外接IC，需要仔细阅读数据手册，最好的学习的资料。