{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 FreeCountry 的问题《一个语法问题》','https://www.xiaopingtou.net/q-167032.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
是这样，我原来用的芯片是Spartan-3AN 系列的XC3S700AN，现在换成了Spartan6 系列的XC6SLX16。换了之后原来在
XC3S700AN的跑的好好的程序现在编译不过去了，出现了如下图所示的错误：
acc0 和 val10 这两个变量都是std_logic_vector类型的，不同的是acc0 是32位的，而val10是16位的，所以这个错误是不是
由于我把32位的数据赋值给了一个16位的变量造成的，如果是该怎么修改呢。
XC3S700AN的跑的好好的程序现在编译不过去了，出现了如下图所示的错误：
acc0 和 val10 这两个变量都是std_logic_vector类型的，不同的是acc0 是32位的，而val10是16位的，所以这个错误是不是
由于我把32位的数据赋值给了一个16位的变量造成的，如果是该怎么修改呢。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
试试就知道。
不懂是不是还不太熟悉VHDL的原因，感觉VHDL用起来各种局限.
我用verilog，印象里这种情况只会告警，不会报错。
VHDL不清楚了。
可能主要是平台的关系吧。
一周热门 更多>