大家好，我有两个问题，麻烦大家帮帮忙
问题1：DDR3在进行读写数据的时候，一般是先写完一行再读一行，还是读写都在一行上完成，还是写完整个DDR3然后再读整个DDR3？
问题2：在用modelsim 观察example design 跑出的例子时，init_calib_complete被拉高后，首先是写bank0的第一行。在写bank0的第一行时 app_addr=0000200之前的app_addr与相应app_wdf_data不满足相差两个时钟周期以内的要求，app_addr=0000200 之后满足，这是为什么？难道是app_addr=0000200之前写进去数据都无效吗？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 dingning123 的问题《DDR3 MIG读写数据问题》','https://www.xiaopingtou.net/q-167195.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
DDR3不是有8个bank，每个bank有14行，10列吗？我所说的行是14行中的一行。我不知道row和视频行是什么意思
帮帮我吧，每天就我自己在实验室研究这个，我是实在没办法了！
用户指南上说 地址和数据的最大延迟为两个周期，我看例子上在写一行数据时app_addr=0000200之前根本不满足这样的时序关系，app_addr=0000200到00003ff之间地址和数据的延迟为一个周期满足时序关系，这是什么原因，与用户手册上的根本不同。
我快疯掉了！
一周热门 更多>