大家好，我有两个问题，麻烦大家帮帮忙
问题1：DDR3在进行读写数据的时候，一般是先写完一行再读一行，还是读写都在一行上完成，还是写完整个DDR3然后再读整个DDR3？
问题2：在用modelsim 观察example design 跑出的例子时，init_calib_complete被拉高后，首先是写bank0的第一行。在写bank0的第一行时 app_addr=0000200之前的app_addr与相应app_wdf_data不满足相差两个时钟周期以内的要求，app_addr=0000200 之后满足，这是为什么？难道是app_addr=0000200之前写进去数据都无效吗？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 dingning123 的问题《DDR3 MIG读写数据问题》','https://www.xiaopingtou.net/q-167195.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
应该是14bit的行地址和10bit的列地址,而非你理解的
你说的对，应该是这个意思，我还想问一下，我在给app_addr=0000000到app_addr=0003ff之间写数据的时候，只有app_addr=0000200到app_addr=0003ff之间满足地址和数据的延迟为一个周期满足时序关系，app_addr=0000000到app_addr=0001ff之间地址和数据的时序关系特别乱，这是什么原因
init_calib_complete被拉高之后，要多久才能够发送写数据命令
你说的地址和数据的最大延迟两个周期是什么意思，我怎么没见过。ddr3 mig 对于用户来说就是fifo，你把wr_fifo写了一些数，然后就写 cmd_fifo就好了
一周热门 更多>