ISE 综合后RTL无法访问

2020-02-02 13:17发布

本人ISE新手，请教大神为何我ISE综合成功后，在打开RTL级电路后无法打开其底层的电路了，双击后就弹出一个create schematic process 对话框，其中状态一直是42%，程序功能仿真是正确的，哪位大神能帮小弟解答下，不胜感激

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

1条回答

1楼-- · 2020-02-02 17:13

你如果想看寄存器级电路要translate之后好像才可以看到