FPGA 时序分析（一）

2020-02-03 10:07发布

9114 20

晚上没事情，写着玩儿，后面有时间了，就写更多的出来。

可转载，但必须注明出处。

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

19条回答

1楼-- · 2020-02-03 14:33

写的很好，希望继续写下去。尤其是如何用时序分析工具分析和改进

2楼-- · 2020-02-03 16:10

学习学习:)

3楼-- · 2020-02-03 18:50

请教如果是ATERAL 的IP核时序不满足该怎么办。。
只能换芯片吗？

4楼-- · 2020-02-04 00:21

精彩回答 2 元偷偷看……

5楼-- · 2020-02-04 04:36

做个记号先，3ks。

6楼-- · 2020-02-04 09:40

多谢楼主啊