reg输出和wire输出区别?

2020-02-03 10:10发布

本帖最后由 zhaohualiang 于 2016-11-14 21:42 编辑

file:///C:/Users/Administrator/AppData/Roaming/Tencent/Users/917148421/QQ/WinTemp/RichOle/%25LNU8V1~@SGNCEDUG87CJ81.png

reg输出.png
wire输出.png
本人纯新手,看了锆石一本教程,里边是第二张图片的写法,请问和第一张什么区别,RTL一样的,求赐教!

友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
4条回答
玄德
1楼-- · 2020-02-03 14:41

简单说:
assign语句里必须是wire型,如果定义reg没准会报错;
always块里的输出变量必须是reg型,定义wire同样会报错。注意是输出变量才有这要求。

深点说:
reg型变量的值保持不变,除非修改它的条件完全成立。



zhaohualiang
2楼-- · 2020-02-03 15:25
 精彩回答 2  元偷偷看……
玄德
3楼-- · 2020-02-03 18:09
zhaohualiang 发表于 2016-11-17 08:33
明白,但是还是有疑问,第二种反而复杂,为什么要用第二种呢,有什么好处? ...


那还有电路图方法,怎么讲?!
不同的描述方法吧,选择一种就行。


zhaohualiang
4楼-- · 2020-02-03 19:44
,非常感谢!

一周热门 更多>