如何实现实现Verilog实现的硬件逻辑与soc联合开发

2020-02-03 10:26发布

是否可以用Verilog实现硬件逻辑,提供寄存器接口由soc 用C语言访问
如果可以,如何实现
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。