Verilog调用vhdl代码,参数传不进去!!!

2020-02-03 10:28发布

各位前辈,我用Verilog调用带generic的vhdl代码,发现参数传不进去,编译也不报错。
这是vhdl的参数
QQ图片20160913112124.png
这是Verilog的调用方式
QQ图片20160913112131.png



请问参数传递,正确的方式应该是什么样的?不胜感谢啊!


友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
3条回答
18971591125
1楼-- · 2020-02-03 11:28
MARK一下坐等高手解答
SEASIDEBOY
2楼-- · 2020-02-03 11:35
解决了吗?
印象中要把所有参数都写一遍,默认值不变的也要写上,并且是按照vhdl中声明的顺序
robotouch
3楼-- · 2020-02-03 13:05
SEASIDEBOY 发表于 2016-10-17 18:18
解决了吗?
印象中要把所有参数都写一遍,默认值不变的也要写上,并且是按照vhdl中声明的顺序 ...

好的,我试试啊!多谢多谢!

一周热门 更多>