{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 rousong1989 的问题《例说FPGA连载30：PLL例化配置与LED之功能概述》','https://www.xiaopingtou.net/q-167492.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
例说FPGA连载30：PLL例化配置与LED之功能概述特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc
本实例使用Quartus II中用于例化IP核的Megafunction配置一个PLL模块，PLL模块产生的25MHz时钟进行24位循环计数，24位计数器的最高位赋值给连接到LED指示灯的引脚上，由此实现了LED以固定频率闪烁的效果。该实例的功能框图如图3.1所示。FPGA外部引脚的复位信号进入FPGA后，首先做了一次“异步复位，同步释放”的处理，然后这个复位信号输入到PLL模块，在PLL模块输出时钟有效后，它的锁定信号locked就会拉高，我们以此信号作为系统的复位信号，因此也做了“异步复位，同步释放”的处理。PLL的输入时钟为FPGA外部晶振产生的时钟信号，它经过PLL处理后产生一个25MHz的时钟信号，24位计数器在这个PLL时钟的“节拍”下不停的计数。
图3.1 工程实例1功能框图
一周热门 更多>