FPGA

进位保留加法器怎样求和？？

2020-02-03 11:00发布

站内问答 / FPGA
7872 2 2
  已经从进位保留加法器中得到了部分和与进位，，怎样再用一个加法器将它们加起来得到完整的和？？？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
玄德
1楼-- · 2020-02-03 16:30
 精彩回答 2  元偷偷看……

一周热门 更多>