FPGA

每当 dis_data有变化就产生一个 高脉冲该怎么写啊

2020-02-03 11:07发布

站内问答 / FPGA
13525 6 6
每当  dis_data有变化就产生一个 高脉冲该怎么写啊
我知道我这个写的是不对的,只是做个示范
always @(dis_data)
begin
        start <= 1'b0;
        start <= 1'b1;
        start <= 1'b0;
end


assign start = (dis data1 != dis_data)?1'b1:1'b0;这个也是不行的，因为脉冲宽度不可控。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
5条回答
28182900
1楼-- · 2020-02-03 15:51

我是采集输入信号的变化，最好用组合逻辑实现
wx85105157
2楼-- · 2020-02-03 21:14
 精彩回答 2  元偷偷看……
玄德
3楼-- · 2020-02-03 23:21

不明白想达到什么目的，也看不懂这些代码，
有点莫名其妙。

(dis data1 != dis_data)，这条件也能成立？

hqbenson
4楼-- · 2020-02-04 04:16
楼主您要判别dis_data是否有变化，言下之意就是要判断接下来的dis_data的值与当前值是否不同，那肯定就是时序电路了，肯定要用到寄存器了。
可以将dis_data值用寄存器存一拍，然后输出与输入用一个异或进行判断即可。一个可能可行的代码：
always@(posedge clk)
  dis_data_sav<=dis_data;
assign judge=dis_data^dis_data_sav;
assign pulse=judge&（!clk);
注意时钟要取的恰当，高脉冲宽度取决于时钟频率。不过可能不太可靠就是了，随手写的。。。。

hqbenson
5楼-- · 2020-02-04 05:27
如果非要用组合逻辑那只能用偶数个非门打一下延迟后输出再与原信号异或一下了：
（*sythesis,keep*)wire not1,not2,not3,not4;
assign not1=~dis_data;
assign not2=~not1;
assign not3=~not2;
assign not4=~not3;
assign pulse=dis_data^not4;
脉冲宽度取决于非门个数和走线延迟，不过也只有几个ns。你输出的信号要是想要给后面的电路捕捉的话那会很不好使，而且宽度要大的话是会消耗大量资源的。所以是建议用个寄存器更好更灵活。

一周热门 更多>