FPGA

请教各位一个关于小数乘法的问题

2020-02-03 11:28发布

站内问答 / FPGA
13821 4 4
我想实现下面一个简单的循环：
if（x>100）
  p=0.8*p+0.2
else
p=0.9*p
其中x是输入，p从0开始（其实可以观察到p也是小于1的），怎么用verilog实现呢？我知道小数乘法可以放大2的n次幂，最后再除，但是算法中要循环使用p我就有点晕了……求各位解答，谢谢！
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
3条回答
玄德
1楼-- · 2020-02-03 16:54

有点莫名其妙
p是怎么输入的？

可木
2楼-- · 2020-02-03 19:43
玄德 发表于 2016-7-26 17:18
有点莫名其妙
p是怎么输入的？

p是一个输出，这是我截取的一部分伪代码，p初始输出为0，经过其它模块运算会影响x的输入值，而x的值又会决定下一个p的输出值，其实就是一个反馈环路…
玄德
3楼-- · 2020-02-04 00:19

没明白你纠结在哪里。。。
据我所知，两个非小数的整数相乘，肯定不会得出小数部分。

一周热门 更多>