新手求助verilog

2020-02-04 10:32发布

数据收发采用串行传输协议，串行数据位宽1bit。数据采用双沿传输，上升传输奇数位、下降沿传输偶数位。系统时钟提供的是160MHz，数据收发采用的时钟速率是40MHz。为减少功耗及降低干扰，时钟不是持续输出，有参数要传输时发送时钟和数据，没有数据时，时钟和数据都为低。求大神帮忙

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

6条回答

1楼-- · 2020-02-04 12:27

怎么帮忙？给你写个代码？

2楼-- · 2020-02-04 13:06

waiter 发表于 2016-6-1 14:57
怎么帮忙？给你写个代码？

嗯，可以帮忙吗？

3楼-- · 2020-02-04 14:14

既然是新手就老老实实自己写,这个功能搞定你就入门了

4楼-- · 2020-02-04 15:56

为什么不自己写

5楼-- · 2020-02-04 18:58

精彩回答 2 元偷偷看……

6楼-- · 2020-02-04 21:20

突破需要坚持。