FPGA

用modelsim仿真时，wait for 12.5 ns ； 仿真出来变成了13ns

2020-02-04 10:35发布

站内问答 / FPGA
2725 2 2
用modelsim仿真时，wait for 12.5 ns ； 仿真出来变成了13ns
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
waiter
1楼-- · 2020-02-04 15:20
在你的测试平台文件最前面加上这句话试试：
`timescale 1ns/1ps

一周热门 更多>