2020-02-04 10:40发布
xiamingmin163 发表于 2016-4-27 14:02 首先,FOR循环在verilog里面会被直接展开,编译器一般支持,但两个FOR嵌套的做法不好,起码巨耗资源,不要 ...
xuander 发表于 2016-4-27 11:18 不是RAM,它肯定要占用逻辑单元里面一个寄存器。
最多设置5个标签!
在C语言里pd[k+1][l+1]是二维数组,但是在Verilog中,它的存储方式是以行的存储方式来的吧。对了 你有没有256*8bit的RAM 自己写的源代码啊。
那估计是要自己去写一个RAM 来存储数据吧。
一周热门 更多>