FPGA

关于Quartus中bdf文件的问题，求解！

2020-02-04 10:41发布

站内问答 / FPGA
3781 1 1
小弟在工程下用.v文件生成了一个元件模块 捕获.PNG 接着创建了bdf文件，用自己生成的模块和库里面的模块做了电路图 捕获1.PNG
编译通过后生成的RTL图却还是之前.V文件生成那个模块的RTL图，这是怎么回事啊？？？要怎么解决？生成新的RTL图
发送
 看不清?
0条回答

一周热门 更多>