Xilinx FPGA入门连载78：LCD驱动说明特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1jGjAhEm 1 功能简介        LCD的接口时序波形如图所示。VSYNC是场同步信号，低电平有效，从时序图可以看出，VSYNC是每一场（即也可以理解为每送一幅完整图像）的同步信号；与此类似，HSYNC是行同步信号，也是在每一行数据传输的开始产生几个时钟周期的低脉冲。这两个信号用于同步当前的数据信号，根据固定的脉冲约定，我们在某些时钟上升沿前将图像数据送到数据总线上供LCD内部锁存。 D时序图中对应的时间参数。信号列项标记最小值标准值最大值单位Dclk频率Tosc 156 ns最大时间Tch 78 ns最小时间Tcl 78 nsData建立时间Tsu12 ns保持时间Thd12 nsHsync周期TH 408 Tosc脉冲宽度THS530 Tosc后沿THB 38 Tosc显示周期TEP 320 Tosc同步周期THE366888Tosc前沿THF 20 ToscVsync周期TV 262 TH脉冲宽度TVS135TH后沿TVB 15 TH显示周期TVD 240 TH前沿TVF24 TH