有没有大神知道,为什么CPLD普通IO口和地之间的电阻只有30欧姆左右?我是光耦的外部有个上拉电阻,阻值1K,输入cpld串了个20欧的电阻,光耦没导通时,把这个20欧的电阻拿掉,光耦输出端电压为3.3V,把这个20欧的电阻接上,也是就光耦输出接入CPLD,输出电压被拉低到0V,如果把上拉电阻改成100欧,那么光耦输出电压在1V左右,因此我特地去量了下IO口和地之间的电阻,只有30欧左右。理论上CPLD的输入电阻不应该这么小啊,我找了一块没有焊接的CPLD,量它的IO口和地之间的电阻也只有30欧。是我的设置有问题么?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
万用表表笔换个方向,再试试。
换个方向量确实阻值无穷大了,但是输入电压被分压的问题该怎么解决呢?
IO设置为输入啊,光耦断开后,3.3v接1k电阻接22欧电阻输入CPLD,量输入电压还是0V左右
一周热门 更多>