FPGA

FPGA中为何多用异步复位？

2020-02-06 11:35发布

站内问答 / FPGA
7653 19 19
请问FPGA中为什么多数是异步复位呢？有什么好处？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
18条回答
yadog
1楼-- · 2020-02-06 15:03
altera器件有全局异步复位管脚，此脚走的是优化过的布线通道，所以
用altera器件的程序有较多的使用了异步复位

实际设计不推荐使用异步复位，有异步复位的可以使用同步化方法进行异步转同步


1# ma9453
electroman
2楼-- · 2020-02-06 17:22
fpga好像最好使用同步的复位
ma9453
3楼-- · 2020-02-06 22:33
那见过好多fpga的程序写成
always@（posedge clk or negedge reset）
这是异步复位吧？这种写法是不是不好呢？
mr.king
4楼-- · 2020-02-07 00:47
 精彩回答 2  元偷偷看……
fpga-dsp-arm
5楼-- · 2020-02-07 01:57
4# ma9453

这是异步复位。
在FPGA设计中很多会用到异步复位，可以节约资源，但异步复位容易受到外界的干扰可能导致时序违规，使电路处于亚稳态。
同步复位抗干扰性高，但会占用更多的逻辑资源，且对复位信号的脉冲宽度有要求，必须大于指定的时钟周期，由于线路上的延迟，可能需要多个时钟周期的复位脉冲宽度，且很难保证复位信号到达各个寄存器的时序。
ma9453
6楼-- · 2020-02-07 05:31
多谢楼上
1 2 3 下一页

一周热门 更多>