CycloneIV控制DDR2的最大时钟频率是多少？

2020-02-06 11:41发布

8103 6

用的FPGA是CycloneIV,速度等级-6，手册上只写了最大时钟频率是200Mhz,DDR2的控制引脚分配在bank3和bank4。实际应用的时候这个时钟能跑到多快呀？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

5条回答

1楼-- · 2020-02-06 17:06

可以在手册中DDR相关部分找到具体要求的

2楼-- · 2020-02-06 20:25

我没找到呀！！！
我在altera的论坛上也问过，回复是不能超过200Mhz！

3楼-- · 2020-02-06 22:30

网上有说166Mhz是最大

4楼-- · 2020-02-07 00:48

我来回复下自己吧：-6等级，top,bottom bank可以到200Mhz, left, right bank 到167Mhz.

5楼-- · 2020-02-07 01:01

精彩回答 2 元偷偷看……