FPGA

求助：nand flash r/b信号一直为高

2020-02-06 12:12发布

站内问答 / FPGA
10671 19 19
用verilog写的nand flash控制器,用美光的片子，使用美光官方的仿真模型在vcs下仿真验证成功，用ise生成bit后下载到v5中，发现r/b信号一直为高。用chipscop查看信号，都正常，就是r/b信号不能拉低，其中板子上r/b信号外没上拉电阻，在fpga的ucf中做了上拉。电压时3.3v，测试都正常。

悲剧，搞了一周了还没搞出来。
那位大侠做过，指点一下。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
18条回答
GoldSunMonkey
1楼-- · 2020-02-06 16:09
UCF上拉有什么用？
GoldSunMonkey
2楼-- · 2020-02-06 20:30
只用一句话代表上拉？
crizy0703
3楼-- · 2020-02-07 01:57
R/B信号时开漏输出。需外接上拉电阻。但是外围电路没有上拉电阻，就在ucf里加了pullup约束。
目前降低了下时钟频率，可完成复位操作，但只能执行一次。在此执行时r/b信号还是不拉低。
crizy0703
4楼-- · 2020-02-07 03:25
 精彩回答 2  元偷偷看……
crizy0703
5楼-- · 2020-02-07 09:22
2# GoldSunMonkey
一般就经验而言那个上拉电阻阻值是4.7k,不知fpga里的上拉电阻是多少？我看v5的dc特性，在3.3v下pad pull up的电流范围是20ua--150ua。好像不满足
crizy0703
6楼-- · 2020-02-07 12:55
一般就经验而言那个上拉电阻阻值是4.7k,不知fpga里的上拉电阻是多少？我看v5的dc特性，在3.3v下pad pull up的电流范围是20ua--150ua。好像不满足
1 2 3 下一页

一周热门 更多>