FPGA

spartan6 求助 猴哥

2020-02-06 12:21发布

站内问答 / FPGA
8697 20 20
本帖最后由 snk12 于 2013-1-18 14:03 编辑

我在使用spartan6的 xc6slx45-3fgg484i芯片， 调试板子中碰到一个问题。 芯片引脚  CMPCLK,CMPMOSI当作普通IO使用， 发现这2个引脚总是高电平，无论我怎么驱动它， 把它们assign 到0, 用示波器量还是高电平。 其它引脚都OK的， 是不是ise中有什么设置的

问题是编译也没报错， 都很顺利

hswap是通过100ohm拉到地的

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
19条回答
snk12
1楼-- · 2020-02-08 22:20
本帖最后由 snk12 于 2013-1-25 22:58 编辑
kaiseradler 发表于 2013-1-25 09:14
整个VGA0怎么和OIO联系起来的？没看到赋值语句


真实的代码是这样子的，前面是我大致写的代码，因为在另一台电脑上回的帖
module Test(input wire SYSTEM_CLK/*50Mhz*/,
                    output reg[11:0]  VGA0_D);
always @(posedge SYSTEM_CLK) begin
    VGA0_D<=~VGA0_D;
end
endmodule


明后天我就试下飞根线，把IO做输入看看。

上一页 1 2 3 4

一周热门 更多>