FPGA

xilinx mpmc vfbc仿真的奇怪问题

2020-02-06 12:21发布

站内问答 / FPGA
1240 6 6
xilinx mpmc  vfbc仿真的问题

（1） VFBC的写命令接口，当给出VFBC的vfbc0_cmd_reset信号以后，reset信号将清空命令FIFO，命令FIFO的full和almost_full信号按道理说应该为0才对， 可实际上命令FIFO的full和almost_full信号一直为1。如下图：
图片1.png


（1） VFBC的写数据接口，当给出VFBC的vfbc0_wd_flush信号以后，flush信号将清空数据FIFO，数据FIFO的full和almost_full信号按道理说应该为0才对， 可实际上数据FIFO的full和almost_full信号一直为1。如下图：
图片2.png





友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
5条回答
wahahaabc
1楼-- · 2020-02-06 14:49
？？？
GoldSunMonkey
2楼-- · 2020-02-06 16:18
 精彩回答 2  元偷偷看……
wahahaabc
3楼-- · 2020-02-06 20:39
3# GoldSunMonkey
读写都有时钟 就是上面图中的clk

猴哥 俺还是不会犯这种低级错误滴 呵呵
jiangwenj02
4楼-- · 2020-02-07 00:39
本帖最后由 jiangwenj02 于 2015-12-11 21:21 编辑
wahahaabc 发表于 2012-8-5 21:19
3# GoldSunMonkey
读写都有时钟 就是上面图中的clk

你好，我最近在做MPMC VFBC的代码，请问下这个怎么去仿真，有相关的文档或者程序可以提供一下吗？谢谢了。
zhaojingzb
5楼-- · 2020-02-07 04:53
应该有ug可以看的。去官网上找找即可

一周热门 更多>