专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA
VHDL中“or”和“|”区别
2020-02-06 12:42
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
4238
3
3
or是或,经常用。今天写了段代码,定义了一个枚举类型的信号state={s0,s1,s2},在case 语句后面写
when s0 or s1 编译不能通过,写成when s0|s1可以通过。求大牛讲解“|”的用法。书上没找到。。。
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
xdh1009
1楼-- · 2020-02-06 16:04
本帖最后由 xdh1009 于 2015-9-2 14:30 编辑
1
加载中...
liyusnoopy
2楼-- · 2020-02-06 18:06
翻书看了下,首先你的“when s1 or s2” 的意图应该是对多个可能出现的值进行判断。假设你的枚举类型s0,s1,s2的值为“00”,“01”,“10”, s1 or s2 的值实际上是 "11",然而“11”并不在你的枚举列表中,所以case这里就应该有问题了。而when s1 | s2,中 "|"的用法即:“对多个可能出现的值进行判断,满足一个条件即可”。所以按照你的意图来看,应该是满足s1,s2中的任意一个即可。
加载中...
一周热门
更多
>
相关问题
如何用FPGA驱动LCD屏?
5 个回答
请教一下各位专家如何用FPGA做eDP接口?
6 个回答
FPGA CH7301c DVI(显示器数字接口)没有数字输出
7 个回答
100颗FPGA的板子,开开眼界
6 个回答
求教自制最小系统版
10 个回答
基于FPGA的X射线安检设备控制器
2 个回答
CycolneIVGX核心板,可扩展PCIE,光纤接口,大家来鉴赏一下
6 个回答
关于VHDL或Verllog程序稳定性的问题
11 个回答
相关文章
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
基于FPGA的详细设计流程
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
FPGA
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
1
一周热门 更多>