求助VHDL 的计数器设计

2019-03-25 14:36发布

可变模式计数器设计实验任务与要求1、设计模为 12、24、30、60的加法计数器；2、在控制信号的控制下实现变模计数；3、按下控制信号，计数器从0开始计数；4、设计一个共阴7段数码管控制接口，在时钟信号的控制下，使2位数码管动态刷新显示上述计数器的计数结果。
此帖出自小平头技术问答

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。