{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 zpccx 的问题《DAC8831输出误差很大，有没有用过的帮忙分析一下原因》','https://www.xiaopingtou.net/q-17216.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
使用TI的16位DAC（DAC8831）和FPGA进行SPI通信，SPI时钟速率50MhzDAC参考电压Vref=4.096V，采用TI的ref5040作为外部参考电压，后面经过一个运放跟随作为缓冲向DAC输出参考电压，
DAC输出端口输出0~Vref对应0x0000~0xFFFF
FPGA持续发出0x0000 理论应该输出为0V，实际输出平均12.6mV，峰峰值压差123mV
持续发出0x7FFF 理论输出应该为2.048V，实际平均输出2.0527V，峰峰值压差250mV
持续发出0xFFFF，理论应该输出为Vref=4.096V，实际输出平均值为4.0802V，峰峰值157mV
FPGA向DAC发出 0x0F0F ，理论输出
理论上，DAC输出端口电压应该为 240.941mV，实际平均值256.6mV，峰峰压差193mV
参考电压用示波器测量的结果是，平均值4.0888V，峰峰值压差327mV
这个DAC输出太不稳定了，经过分析，我认为是参考电压Vref不稳定导致的DAC输出不稳定，有没有什么其他的建议，怎么让参考电压稳定？或者怎么让输出DAC输出稳定？
此帖出自小平头技术问答
DAC输出端口输出0~Vref对应0x0000~0xFFFF
FPGA持续发出0x0000 理论应该输出为0V，实际输出平均12.6mV，峰峰值压差123mV
持续发出0x7FFF 理论输出应该为2.048V，实际平均输出2.0527V，峰峰值压差250mV
持续发出0xFFFF，理论应该输出为Vref=4.096V，实际输出平均值为4.0802V，峰峰值157mV
FPGA向DAC发出 0x0F0F ，理论输出
理论上，DAC输出端口电压应该为 240.941mV，实际平均值256.6mV，峰峰压差193mV
参考电压用示波器测量的结果是，平均值4.0888V，峰峰值压差327mV
这个DAC输出太不稳定了，经过分析，我认为是参考电压Vref不稳定导致的DAC输出不稳定，有没有什么其他的建议，怎么让参考电压稳定？或者怎么让输出DAC输出稳定？
此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
这是芯片以外的干扰
谢谢你的回复
我测试的时候，是在开关电源附近测试的，会不会是这个原因呢？
PCB布板我是尽量按照datasheet中的推荐来的，但是这是我第一次自己设计电路板，其他有些地方不合理，导致干扰很大。
我是看了ADC的参考电路，ADC的参考电压之后是加了一个运放缓冲，所以在DAC的参考电压电路设计的时候，擅自臆想也加一个运放缓冲。
“我测试的时候，是在开关电源附近测试的，会不会是这个原因呢？”
我只能说，有这种可能。
解决外来干扰，是相当困难的问题，不仅需要电路知识，还需要电磁场知识，甚至机械结构都会影响干扰的强弱。
通常都不需要加，除非是需要驱动多个负载，超出了基准源的能力，或者是需要变换基准源的电压时才加。增加运放，对运放电路的要求很高，稍有不慎，引入噪声不说，基准源的精度都给整坏了，万万不能照猫画虎，需要知道为什么。
一周热门 更多>