时钟芯片AD9516-3输出幅度较低的原因

2019-03-25 14:38发布

选用AD9516-3芯片:      1、输入25MHz进REF1通道,OUT0输出80MHz,幅度只有200mV
      2、降低输出频率到40MHz,幅度升高到500mV
      以上输出幅度为什么达不到LVPECL模式的峰-峰典型值780mV?求指点,谢谢。



此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
4条回答
maychang
1楼-- · 2019-03-25 20:59
< “输出幅度为什么达不到LVPECL模式的峰-峰典型值780mV?”
多数情况是负载过重。
ienglgge
2楼-- · 2019-03-25 21:59
在输出端和负载之间串联一个K级电阻。看看幅度有没有变大。要是不能变大。可能是示波器带宽等原因导致显示失真。
sinva
3楼-- · 2019-03-25 23:10
maychang 发表于 2017-5-20 16:46
“输出幅度为什么达不到LVPECL模式的峰-峰典型值780mV?”
多数情况是负载过重。

后级只接了一路AD9139,接法也没错,但幅度还是低,现在找不到原因
qfwang001009
4楼-- · 2019-03-25 23:26
可以更改匹配电容试试,上电路图嘛。无源的我试过,更匹配电容,变化很大

一周热门 更多>