FPGA

能否用VERILOG写TB去测试VHDL的代码？

2020-02-17 19:42发布

站内问答 / FPGA
11747 5 5
如题？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
4条回答
雪夜虫子
1楼-- · 2020-02-17 21:29
可。
ococ
2楼-- · 2020-02-17 23:57
 精彩回答 2  元偷偷看……
zjjxt
3楼-- · 2020-02-18 03:43
感谢，因为好多实例都是用VHDL写的，而我不想用VHDL，所以一直有这个担心。谢谢楼上
sxhhhjicbb
4楼-- · 2020-02-18 05:49
vhdl verilog模块是可以互想调用的。

一周热门 更多>