For the LVDS I/O standard:（出自cyclone 2 device handbook）
■
Single-ended inputs can be no closer than four pads away from an LVDS I/O pad.

这里的pad是指FPGA的引脚吧，作为输入脚要远离4个以上的LVDS 引脚？？ 难道我不能把FPGA两个连续的引脚
都设为输入端么？