请教：actel fpga 如何

2020-02-17 19:52发布

3223 5

请教大家，
我用的是actel 的fpga。如何将外部输入时钟引到全局时钟呢？不用PLL或CCC。用verilog语言的原语，但不知道是啥，谢谢各位。

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

4条回答

1楼-- · 2020-02-18 00:05

精彩回答 2 元偷偷看……

2楼-- · 2020-02-18 05:11

不懂。

3楼-- · 2020-02-18 09:31

那你得查查actel 的原语格式了

4楼-- · 2020-02-18 12:44

楼主，你好，问题解决了没？请联系我，linwenwww376@163.com，谢谢！