用CPLD/VERILOG写串行FLASH,代码难度如何?

2020-02-17 19:55发布

各位大神,
   见如题,用CPLD/VERILOG写串行FLASH,代码难度如何? VERILOG初学者。
    应用中需要将一些数据写入串行FLASH,开机时调出数据,用于校准。
    开始考虑到难度大,准备多加一块ARM来做中间MCU ,成本是增加了。
   感谢啊!
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
3条回答
zkf0100007
1楼-- · 2020-02-17 21:33
SPI接口的么?难度一般吧
没必要加什么ARM了
如果用的XILINX的FPGA,实在不行加个PicoBlaze来实现SPI就比较简单了
magic_yuan
2楼-- · 2020-02-17 22:09
 精彩回答 2  元偷偷看……
zkf0100007
3楼-- · 2020-02-18 02:55
magic_yuan 发表于 2015-3-22 18:17
多谢大神,
  用的ALTERA的CPLD   EPM1270 ,不知道网上有没有专门的模块

搜索一下吧,SPI接口的代码是有的,拿过来消化改造一下

一周热门 更多>