FPGA

请教并行总线怎么保证延迟一致？

2020-02-17 19:58发布

站内问答 / FPGA
4144 6 6
本帖最后由 lllaaa 于 2015-1-14 14:13 编辑

在quartus里面怎么做约束能告诉quartus保证这几根线的信号要做到延迟一致？

实际情况是这样

  2. reg [15:0] shift;
  3. always @(posedge refclk10M)
  4. begin
  5.     shift <= {shift[14:0], trigger};
  6. end
  7. assign pin1 = shift[3];
  8. assign pin2 = shift[5];
复制代码
我用10M信号给进来之后，测量得到pin1，pin2沿之间差异并不是200ns。而是198ns。因此想补偿这个差异。时间用频率计和示波器都确认过确实是198ns。测试的时候都用的同一个10M作为参考。  
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
5条回答
ar_dong
1楼-- · 2020-02-17 20:04
2ns很小的啊，换个管脚，重新编译一次都可能变啊。这个已经很难控制了
AnHongliang
2楼-- · 2020-02-18 00:13
 精彩回答 2  元偷偷看……
shiyinjita
3楼-- · 2020-02-18 02:16
IO的延迟补进也做不懂198ps的延迟差，建议固定位置后在修改
lllaaa
4楼-- · 2020-02-18 04:07
shiyinjita 发表于 2015-1-29 09:57
IO的延迟补进也做不懂198ps的延迟差，建议固定位置后在修改

现在是差2ns。这个能搞定么
leasor
5楼-- · 2020-02-18 06:46
assign {pin1,pin2} = {shift[3],shift[5]};

不知道这样可以吗?

一周热门 更多>