本帖最后由 bestmjl 于 2012-12-27 20:57 编辑

下面两种检测SCK上升沿的方式各有什么优缺点吗
        前段时间做FPGA与ARM的SPI通讯，利用FPGA从机控制，检测ARM输出的SCK电平，原先采用方式1，此时芯片工作不正常，一些未定义的LED灯的状态都会有误；后来采用一般的方式2，此时可以正常收发数据。不过对方式1的不正常使用还是不解，有没有高手遇到过类似问题？
1.always @(posedge SCK)
2.always @(posedge clk)  
SCKr <= {SCKr[1:0], SCK};
wire SCK_risingedge = (SCKr[2:1]==2'b01);