< 找到一篇文章，不太理解，坐等高人http://www.analog.com/cn/analog-dialogue/raqs/raq-issue-64.html在过去十年间，这点确实已经成为采样ADC的一种常见特性。不过，由于输入级通常包括开关电容采样电路，因此带宽增加几乎未对ADC功耗造成太大影响。在带有输入缓冲器的ADC中，这些放大器的功耗与其带宽大致成比例，但随着现代放大器工艺的继续发展，每一代放大器在带宽方面都有所增加，而功耗却不断下降。根据采样理论，对复杂信号（由数种不同频率的分量信号组成）进行采样时，如果采样时钟频率不到信号中最大频率的两倍，则会出现一种称为“混叠”的现象。当采样时钟频率足够低时，则导致一种称为“欠采样”的混叠。在早期数据采样系统中，输入信号几乎始终是基带信号，信号频率范围为直流(如果已进行交流耦合，则为接近直流)至截止频率，后者通常由低通滤波器(LPF)决定。此类系统中一旦出现混叠现象，即会妨碍正常操作，并可能会导致严重问题。但在信号的总带宽不到采样频率的一半时,如果对采样频率与信号频率范围之间的关系加以正确定义，那么混叠并不会带来问题。如今，很多数据采样系统处理频率较高但带宽相对较窄、时钟频率较低的信号,如数字广播的中频(IF)信号。这类系统中的ADC必须具有宽信号带宽，但最大时钟频率不需要太高。正如我们在之前的一篇非常见问题解答中看到的，通过增加采样时钟速率，可以提高数据采样系统的分辨率。该程序称为“过采样”。如果信号带宽很小，则即使信号频率很高，我们仍旧可以使用您在提问中描述的ADC来构建高性能系统；在该系统中，时钟频率远远超过信号带宽，但却要远远低于信号的中心频率。初看起来可能觉得不可思议，不过此类系统的确同时具有欠采样和过采样功能。

1 通常称作奈奎斯特或奈奎斯特-香农采样理论，以最先提出其理论基础的哈里·奈奎斯特和克劳德·香农两人的名字命名。
2 RAQ 13 - “您可能会觉得有点高深莫测，但其实Σ-Δ转换器并不难懂。”

-3dB是信号衰减量，
输入带宽比采样速率大，用2M采样的确没法看9M的信号，9M的输入带宽不代表你想要测量信号的带宽
多一个9M的带宽，不清楚怎么考虑的，效果应该是省去外置9M滤波电路了

仔细看一下数据手册。那里写得很明白，带宽28M或9M都是指输入采样网络的带宽。
什么是-3dB？好像不应该问这个问题了罢，几乎所有涉及信号带宽的都以-3dB——即半功率点的频率为界限的。
为什么要有两个不同的带宽？——带宽越宽，噪声就越大。在不需要高带宽的地方，适当减小带宽能够提高信噪比。
输入带宽为9MHz时，采样率被限制在2MSPS以下，是不是符合奈奎斯特采样定理？——这个问题稍稍复杂一些，因为涉及到带通采样，大概不能在这里展开讨论，只能用一个简单的说法来描述：当信号频率很高但是带宽不宽的情况下（绝大部分通信信号都是这种情况，载频很高，但是信号带宽不大），可以用比载频低得多的采样频率进行采样。

littleshrimp 发表于 2016-12-15 13:15
你的意思是多一个9MHz相当于一个低通滤波器来用吗?

这个……怎么用无所谓啦，真正需要滤波的时候还是要根据实际情况调理信号，这个参数就是个模拟输入带宽吧
虾哥的24BITADC搞的什么地步了

gmchen 发表于 2016-12-14 21:50
仔细看一下数据手册。那里写得很明白，带宽28M或9M都是指输入采样网络的带宽。
什么是-3dB？好像不应该问 ...

"当信号频率很高但是带宽不宽的情况下（绝大部分通信信号都是这种情况，载频很高，但是信号带宽不大），可以用比载频低得多的采样频率进行采样"
结合你的这句话和二楼的信息，可以这样理解吗？
在一个高频信号(ADC带宽允许范围内)上叠加一个低频信号（小于ADC 1/2采样率）
输入ADC
这个信号虽然大于ADC的采样率
但是如果知道这个高频信号的特征（频率，相位？）就可以通过数字滤波器把它滤掉是吗？


另外手册上这样说“仅在采样速率为2 MSPS或更低时使用此较低带宽(9 MHz)”
好像在说如果想把输入带宽设置为9MHz就别想让采样率大于2MSPS
我在一篇文章里找到这样一句话
“算出的RC 滤波器是一个低通滤波器，截止带宽为3.11 MHz。 但是，某些设计人员可能会意识到，3.11 MHz 远大于100 kHz 的输入信号频率，因此，该滤波器无法有效降低带外噪声。为 实现更高动态范围，可以换用590 Ω 电阻，以获得100 kHz 的 –3 dB 带宽。这种方法主要有两个问题。由于通带中会有更多 衰减，对于AD7980 ADC 示例，100 kHz 附近的幅度衰减最高 可达30%，因此，信号链精度会大大降低。带宽越小，则建立 时间越长，这使得AD7980 的内部采样保持电容无法在指定的 采集时间内完成充电，因而无法执行下一次有效转换。这导致 ADC 转换精度降低。设计人员应当确保ADC 之前的RC 滤波器能在目标采集时间内 完全建立。这对需要较大输入电流或具有等效的较小输入阻抗 的精密ADC 来说异常重要。”

是不是在说如果使用滤波器的截止带带宽太低的话
会影响建立时间
对于输入电流大或输入阻抗小的ADC来说，不能满足ADC的采样要求？
http://www.analog.com/cn/analog- ... precision-adcs.html