本帖最后由 FSL_TICS_ZJJ 于 2014-11-10 09:45 编辑
KL25的ad受射频干扰后ad值变为0,看勘误手册
“ADC: In 16-bit differential mode, ADC may result in a conversion error when positive input is near upper
rail reference voltage”
我的确使用的是16位差分模式，看到这条消息我将ad配制成单端，以及其它12位，8位等，但是受射频干扰后ad值依然会变为0，这是怎么回事？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 gaolf_2012 的问题《KL25的ad受射频干扰（已解决）》','https://www.xiaopingtou.net/q-174661.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
“adc受到干扰的元凶终于找到了是时钟，不能采用总线时钟或总线分频时钟源，必须采用异步时钟(ADACK).”
是指的ADC模块的时钟源么？
一周热门 更多>