【问题】 k60 uart0—uart5 FIFO深度设置

2020-02-20 20:53发布

该问题目前已经被作者或者管理员关闭, 无法添加新回复

12条回答

carollynn

1楼-- · 2020-02-20 23:16

精彩回答 2 元偷偷看……

fengyunyu

2楼-- · 2020-02-20 23:18

如果真是这样的话，这个坑也太低级了！

FSL_TICS_Robin

3楼-- · 2020-02-21 02:02

楼主你好

UART5的FIFO只有1层深度。
在“52.3.16 UART FIFO Parameters (UARTx_PFIFO)”的Note里有这么一段话（如下文）意思就是让你去看“Chapter 3 Chip Configuration”章节里uart模块具体描述。
* Notes:
TXFIFOSIZE field: The reset value depends on whether the specific UART instance supports the FIFO and on the size of
that FIFO. See the Chip Configuration details for more information on the FIFO size supported for each
UART instance.
•
RXFIFOSIZE field: The reset value depends on whether the specific UART instance supports the FIFO and on the size of
that FIFO. See the Chip Configuration details for more information on the FIFO size supported for each
UART instance.

从第三章的“3.9.6.1 UART configuration information”里就能够看到除了UART0和UART1有8层fifo，其他uart模块只有1层fifo。（如图）

uart5 fifo.jpg (109.81 KB, 下载次数: 0)

下载附件

2014-10-23 15:42 上传

FSL_TICS_Robin

4楼-- · 2020-02-21 03:21

fengyunyu 发表于 2014-10-23 12:48
如果真是这样的话，这个坑也太低级了！

飞思卡尔的参考手册模块介绍里经常会看到这么一句话：See the Chip Configuration details for more information
大家千万不要忽视这句话，因为哪怕同个系列不同封装芯片的模块配置与资源可能都有稍许不同，所以参考手册第三章才会特地描述一下该手册对应芯片的模块具体配置。